~~NOTOC~~ 
====== これまでに試作したチップ ======
===== FabScalarベースのスーパスカラプロセッサコア =====
{{:chip:fabmips.jpg?nolink&400 |}}
アメリカノースカロライナ州立大学と共同で研究しているFabHetero/FabScalar技術を用いたMIPS32R2ベースのプロセッサ。論理合成可能なSystemVerilogで記述されており、パラメータを変更することで様々な性能のスーパスカラコアを自動設計できる。

===== MIPS32ベースのマルチコアプロセッサ =====
{{:chip:mp.jpg?nolink&400 |}}
MIPS32ベースのプロセッサに様々なフリップフロップ回路を混載した低消費電力プロセッサのプロトタイプ。シングルパイプラインのプロセッサを4コア搭載した評価用チップ。

===== 可変パイプライン段数プロセッサ（二代目） =====
{{:chip:vsp2.jpg?nolink&400 |}}
可変段数パイプライン構造を採用したプロセッサ。プログラムの負荷に応じて、内部のパイプライン段数を自動的に調整し、高性能と低消費電力を目指したプロセッサ。

=== 　 ===
{{:chip:psu2.jpg?nolink&400|}}

===== 可変パイプライン段数プロセッサ（初代） =====
{{:chip:vsp.jpg?nolink&400 |}}
可変段数パイプライン構造を採用したプロセッサ。プログラムの負荷に応じて、内部のパイプライン段数をソフトウェアで調整し、高性能と低消費電力を目指したプロセッサ。

=== 　 ===
{{:chip:psu.jpg?nolink&400|}}