佐々木研究室

メモ

Anonymous (anonymous@undisclosed.example.com) — 2019-09-21T10:05:25+0000

* SPI/I2C * AVR * 表面実装部品サイズ * PCB Gerber * Quartusデバイスサポート * SystemVerilog * Intel/Altera FPGA Configuration

業績一覧

Anonymous (anonymous@undisclosed.example.com) — 2018-06-07T04:56:30+0000

論文誌西村隆太郎，立野篤，近藤利夫，佐々木敬泰，深澤祐樹: 中深部以外にサブサンプリング手法を用いる適用型拡大ダイアモンド探索, 電子情報通信学会論文誌, Vol.J99-D, No.7 (2016/7).

研究内容

Anonymous (anonymous@undisclosed.example.com) — 2019-02-19T09:55:11+0000

計算機アーキテクチャコンピュータアーキテクチャは古くから研究されていますが、計算機に求められる性能は年々増加しており、更なる高性能化が求められています。また、近年は単純な計算速度だけではなく、

研究室環境

Anonymous (anonymous@undisclosed.example.com) — 2025-09-18T01:29:09+0000

計算機資源実験・計測器ロジックアナライザ Leap社LA-2050 Timing Analysis 500MHzState Analysis 200MHzBandwidth 200MHzChannels 32chRAM Size 4MBStorage Depth 1M bits x 32ch Digilent Digital Discovery チャンネル数 32サンプリング

自己紹介

Anonymous (anonymous@undisclosed.example.com) — 2020-06-23T10:47:23+0000

愛知県立大学　情報科学部　情報科学科准教授　佐々木敬泰学位：博士（情報工学） E-mail: sasaki アットマーク ist.aichi-pu.ac.jp WEB: 研究室：C棟305

表面実装部品サイズ

Anonymous (anonymous@undisclosed.example.com) — 2018-06-30T14:08:24+0000

表面実装部品サイズ表 L(mm)W(mm)mminch 0.4 0.2 0402 01005 0.6 0.3 0603 0201 1.0 0.5 1005 0402 1.6 0.8 1608 0603 2.0 1.2 2012 0805 3.2 1.6 3216 1206 3.2 2.5 3225 1210 5.0 2.5 5025 2010 6.4 3.2 6432 2512

計算機アーキテクチャ

Anonymous (anonymous@undisclosed.example.com) — 2018-06-01T07:41:31+0000

コンピュータアーキテクチャは古くから研究されていますが、計算機に求められる性能は年々増加しており、更なる高性能化が求められています。また、近年は単純な計算速度だけではなく、

試作チップ

Anonymous (anonymous@undisclosed.example.com) — 2020-11-17T01:48:37+0000

これまでに試作したチップ FabScalarベースのスーパスカラプロセッサコアアメリカノースカロライナ州立大学と共同で研究しているFabHetero/FabScalar技術を用いたMIPS32R2ベースのプロセッサ。論理合成可能なSystemVerilogで記述されており、パラメータを変更することで様々な性能のスーパスカラコアを自動設計できる。

講義_演習関連

Anonymous (anonymous@undisclosed.example.com) — 2020-04-14T09:13:36+0000

学部 * PBL(データ分析) * 教養のための科学（金曜日） * プログラミングII * 情報科学基礎実験（奇数クラス） * 情報科学基礎実験（偶数クラス） * 応用実験【プロセッサ作成実験】（情報システムコース）大学院修士課程 * 情報科学演習I（ケミカルセンシング） *

avr

Anonymous (anonymous@undisclosed.example.com) — 2018-09-09T12:15:26+0000

FTDI BitBang Mode Pin Assign FT232RLavrdude.confTXD 0RXD 1RTS 2CTS 3DTR 4DSR 5DCD 6RI 7CB0 8CB1 9CB2 10CB3 11

c205の作業スペースについて

Anonymous (anonymous@undisclosed.example.com) — 2019-07-09T03:12:30+0000

C205の作業スペースについて C205の作業スペースは様々な実験や計測、実験回路の開発や調整等を行うスペースです。作業場なので、毎日綺麗に片付ける必要はありませんが、常に安全に気持ちよく作業ができるように整理整頓を心がけて下さい。

e401の作業スペースについて

Anonymous (anonymous@undisclosed.example.com) — 2021-06-17T02:29:46+0000

E401の作業スペースについて E401の作業スペースは様々な実験や計測、実験回路の開発や調整等を行うスペースです。作業場なので、毎日綺麗に片付ける必要はありませんが、常に安全に気持ちよく作業ができるように整理整頓を心がけて下さい。

intel_altera_fpga_configuration

Anonymous (anonymous@undisclosed.example.com) — 2019-03-12T15:32:31+0000

PCB(Top view) 10987654321 Signal PinAS MODEPS MODEJTAG MODEUSB-Blaster1DCLKDCLKTCKO2GNDGNDGND-3CONF_DONECONF_DONETDOI4VDDVCCVCC-5nCONFIGnCONFIGTMSO6nCE--O7DATAOUTnSTATUS-I8nCS--O9ASDIDATA0TDII10GNDGNDGND-

pcb_gerber

Anonymous (anonymous@undisclosed.example.com) — 2018-07-01T14:43:57+0000

NAMELAYERpcbname.GTLTop Copperpcbname.GTSTop Soldermaskpcbname.GTOTop Silkscreenpcbname.GBLBottom copperpcbname.GBSBottom Soldermaskpcbname.GBOBottom Silkscreenpcbname.TXTDrillspcbname.GKOBoard Outline

quartusデバイスサポート

Anonymous (anonymous@undisclosed.example.com) — 2023-11-20T01:52:51+0000

Stratix ファミリサブスクリプションライト/ウェブStratix 1018.1-Stratix V18.1-Stratix IV18.1-Stratix III13.111.0sp1Stratix II GX13.0sp111.0sp1Stratix II13.0sp111.0sp1Stratix GX13.0sp19.1sp2Stratix13.0sp111.0sp1 Cyclone ファミリサブスクリプション

spi_i2c

Anonymous (anonymous@undisclosed.example.com) — 2018-06-18T16:35:29+0000

比較概要 SPII2C3線2線SS(Slave Select)で識別7 or 10ビットのアドレスで識別信号線 SPI 名前方向意味SCKM→SクロックMISOS→MデータMOSIM→Sデータ I2C 名前方向意味SCLM→SクロックSDA双方向データ SPI

start

Anonymous (anonymous@undisclosed.example.com) — 2025-06-05T23:52:22+0000

佐々木研究室（コンピュータアーキテクチャ研究室） ---------- 学生がWorkshop Best Paper Awardを受賞しました 2024年11月26日〜11月29日に沖縄県那覇市で開催された国際会議15th International Workshop on Advances in Networking and Computingで本研究室M2学生がWorkshop Best Paper Awardを受賞しました。

systemverilog

Anonymous (anonymous@undisclosed.example.com) — 2018-07-12T03:11:06+0000

$clog2() N$clog2(N)00102132425363738394parameter max_value = xxx; parameter bus_width = $clog2(max_malue + 1); logic [(bus_width-1):0] yyy;