佐々木研究室

この文書は読取専用です。文書のソースを閲覧することは可能ですが、変更はできません。もし変更したい場合は管理者に連絡してください。
====== 論文誌 ======
西村 隆太郎，立野 篤，近藤 利夫，佐々木 敬泰，深澤 祐樹:
中深部以外にサブサンプリング手法を用いる適用型拡大ダイアモンド探索,
電子情報通信学会論文誌, Vol.J99-D, No.7 (2016/7).

Takahiro Sasaki,Takaki Okamoto,Seiji Miyoshi,Yuki Fukazawa,Toshio Kondo:
Evaluation of Portability and Design Diversity of FabCache,
International Journal of Computer and Electrical Engineering (IJCEE), Vol.8, No.3 (2016/6).

Ko WATANABE,Takahiro SASAKI,Kazuhiko OHNO,Toshio KONDO:
Reducing Dynamic Energy of Variable Level Cache,
International Journal of Computer and Electrical Engineering, Vol.5, No.6 (2013/12).

Kazuhiko Ohno,Dai Michiura,Masaki Matsumoto,Takahiro Sasaki,Toshio Kondo:
A GPGPU PROGRAMMING FRAMEWORK BASED ON A SHARED-MEMORY MODEL,
Journal of Parallel and Distributed Computing and Networks, Vol.3 (2013/9).

Tomoyuki NAKABAYASHI,Takahiro SASAKI,Hitoshi NAKAMURA,Kazuhiko OHNO,Toshio KONDO:
Energy Optimization using Fine-Grain Variable Stages Pipeline Processor Chip,
International Journal of Networking and Computing, Vol.3, No.2 (2013/7).

Takahiro SASAKI,Tomoyuki NAKABAYASHI,Kazumasa NOMURA,Kazuhiko OHNO,Toshio KONDO:
Design and Evaluation of Fine-grain Mode Transition Method based on Dynamic Memory Access Analyzing for Variable Stages Pipeline Processor,
IET Journal of Computers and Digital Techniques, Vol.7, No.1 (2013/1).

渡部 功,佐々木 敬泰,松原 伸幸,大野 和彦,近藤 利夫:
モード切替オーバヘッドを低減した可変レベルキャッシュの提案と評価,
情報処理学会論文誌(コンピューティングシステム), Vol.5, No.4 (2012/8).

Tomoyuki Nakabayashi,Takahiro Sasaki,Kazuhiko Ohno,Toshio Kondo:
Design and Evaluation of Variable Stages Pipeline Processor with Low Energy Techniques,
IET Journal of Computer and Digital Techniques, Vol.6, No.1 (2012/1).

近藤 利夫,渡部 謹二,佐々木 敬泰,大野 和彦:
方向別拡張テンプレートを複数併用する粗密探索構成の動き検出法,
電子情報通信学会論文誌, Vol.J95-D, No.1 (2012/1).

中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
クロック系消費電力に着目した可変段数パイプラインプロセッサの低電力化,
電子情報通信学会論文誌, Vol.J94-D, No.4 (2011/4).

松本 真樹,片野 聡,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
非均質環境における適応型スケジューリング手法の提案と評価,
電子情報通信学会論文誌, Vol.J93-D, No.6 (2010/6).

松本 真樹,片野 聡,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
ヘテロ型大規模並列環境の階層型タスクスケジューリングの提案と評価,
情報処理学会論文誌（プログラミング）, Vol.2, No.1 (2009/1).

Takahiro Sasaki,Yuji Ichikawa,Tetsuo Hironaka,Toshiaki Kitamura,Toshio Kondo:
Evaluation of Low Energy and High Performance Processor using Variable Stages Pipeline Technique,
IET Journal of Computer and Digital Techniques, Vol.2, No.3 (2008/4).

阪口 裕輔,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
タスク並列スクリプト言語処理系におけるユーザレベル機能拡張機構,
情報処理学会論文誌（コンピューティングシステム）, Vol.47, No.SIG12 (2006/9).

Tomohiro INOUE,Tetsuo HIRONAKA,Takahiro SASAKI,Seiji FUKAE,Tetsushi KOIDE,Hans J. Mattausch:
Evaluation of Bank-Based Multiport Memory Architecture with Blocking Network,
Electronics and communications in Japan, Vol.89, No.6 (2006/6).

市川 裕二,佐々木 敬泰,弘中 哲夫,谷川 一哉,北村 俊明,近藤 利夫:
可変パイプラインを用いた低消費エネルギープロセッサの設計と評価,
情報処理学会論文誌（コンピューティングシステム）, Vol.47, No.SIG7(ACS14) (2006/5).

宮前 元紀,佐々木 敬泰,大野 和彦,近藤 利夫:
適応的に階層実行する螺旋状動き探索,
電子情報通信学会論文誌, Vol.J89-D, No.3 (2006/3).

Takahiro Sasaki,Tetsuo Hironaka,Naoki Nishimura,Noriyoshi Yoshida:
Scheduling support hardware for multiprocessor system and its evaluations,
Systems and Computers in Japan, Vol.37, No.2 (2006/2).

Takahiro Sasaki,Tomohiro Inoue,Nobuhiko Omori,Tetsuo Hironaka,Hans J. Mattausch,Tetsushi Koide:
Chip size and performance Evaluations of Shared Cache for On-Chip Multiprocessor,
Systems and Computers in Japan, Vol.36, No.9 (2005/8).

井上 智宏,弘中 哲夫,佐々木 敬泰,深江 誠二,小出 哲士,マタウシュ ハンス:
閉そく網を用いたオンチップバンク型多ポートメモリの検討と回路規模評価,
電子情報通信学会論文誌, Vol.J88-A, No.4 (2005/4).

佐々木 敬泰,井上 智宏,大森 伸彦,弘中 哲夫,マタウシュ ハンス,小出 哲士:
オンチップマルチプロセッサ用共有キャッシュの実現方式の検討とその性能面積評価,
電子情報通信学会論文誌, Vol.J87-D-I, No.3 (2004/3).

佐々木 敬泰,西村 直己,弘中 哲夫,吉田 典可:
マルチプロセッサ用スケジューリング支援ハードウェアの提案とシミュレーション評価,
電子情報通信学会論文誌, Vol.J84-D-I, No.11 (2001/11).

Takahiro Sasaki,Tsuyoshi Takayama,Tetsuo Hironaka,Seiji Fujino:
Performance Improvements of Thakore's Algorithm with Speculative Execution Technique and Dynamic Task Scheduling,
DWACOS special issue of INFORMATICA, Vol.24, No.1 (2000/3).

====== 国際会議（査読あり） ======
Kouki Kayamuro,Takahiro Sasaki,Yuki Fukazawa,Toshio Kondo:
A Rapid Verification Framework for Developing Multi-core Processor,
Proc. of International Symposium on Computing and Networking (2016/11).

Takahiro SASAKI,Gun MUTO,Yuki FUKAZAWA,Toshio KONDO:
High performance and low design cost TLB for MIPS32 processor,
Proc. of the 31st International Technical Conference on Circuits/Systems Computers and Communications (2016/7).

Y. Fukazawa,K. Watanabe,Y. Minoura,T. Kondo and T. Sasaki:
SIMD-based Datapath with Efficient Operation Structure for Motion Estimation,
Proceedings of International Conference on Acoustics,Speech and Signal Processing (2016/3).

Hiroaki Kawashima,Takahiro Sasaki,Yuki Fukazawa and Toshio Kondo:
Register port prediction for a banked register file,
Proc. of the Third International Symposium on Computing and Networking (2015/12).

Seiji Miyoshi,Takahiro Sasaki,Yuki Fukazawa and Toshio Kondo:
An architectural framework of snoopy interconnection for heterogeneous cache systems,
Proc. of the Third International Symposium on Computing and Networking (2015/12).

Takaki Okamoto,Tomoyuki Nakabayashi,Takahiro Sasaki and Toshio Kondo:
Detail Design and Evaluation of FabCache,
Proceedings of the International Symposium on Computing and Networking (2014/12).

Tomoyuki Nakabayashi,Tomoyuki Sugiyama,Takahiro Sasaki,Eric Rotenberg,Toshio Kondo:
Co-simulation framework for streamlining microprocessor development on standard ASIC design flow,
Proceedings of the Asia and South Pacific Design Automation Conference (2014/1).

Tomoyuki Nakabayashi,Takahiro Sasaki,Toshio Kondo:
Dynamic BTB Resizing for Variable Stages Superscalar Architecture,
Proceedings of the International Symposium on Computing and Networking (2013/12).

Takaki Okamoto,Tomoyuki Nakabayashi,Takahiro Sasaki,Toshio Kondo:
FabCache: Cache Design Automation for Heterogeneous Multi-core Processors,
Proceedings of the International Symposium on Computing and Networking (2013/12).

BaoKang Wang,Takumi Inomata,Toshio Kondo,Takahiro Sasaki:
A Cache Memory with both Line and Tile Unit Accessibility,
Proceedings of the 2013 International Workshop on Smart Info-Media Systems in Asia (2013/9).

Ko WATANABE,Takahiro SASAKI,Tomoyuki NAKABAYASHI,Kazuhiko OHNO,Toshio KONDO:
Reducing Dynamic Energy of Variable Level Cache,
Proceedings og the International Conference on Computer Technology and Science (2013/7).

Yusuke SETO,Takahiro SASAKI,Toshio KONDO:
FabBus: A Bus Framework for Heterogeneous Multi-core processor,
Proceedings of the International Technical Conference on Circuits/Systems,Computers and Communications (2013/6).

Hitoshi NAKAMURA,Takahiro SASAKI,Toshio KONDO:
Fabrication and Evaluation of Variable Stages Pipeline Processor Chip with Fine-grain Mode Transition Controller,
Proceedings of the International Technical Conference on Circuits/Systems,Computers and Communications (2013/6).

Tomoyuki SUGIYAMA,Takahiro SASAKI,Toshio KONDO:
Development of C++/RTL co-simulation environment for accelerating VLSI design of an embedded processor,
Proceedings of the International Technical Conference on Circuits/Systems,Computers and Communications (2013/6).

Tomoyuki NAKABAYASHI,Takahiro SASAKI,Hiroshi NAKAMURA,Oazuhiko OHNO,Toshio KONDO:
Measurement of Low-Energy Processor Chip using Fine-Grain Variable Stages Pipeline Architecture,
Proceedings of International Conference on Networking and Computing (2012/12).

Tomoyuki NAKABAYASHI,Takahiro SASAKI,Kazuhiko OHNO,Toshio KONDO:
VLSI implementation of Variable Stages Pipeline Processor using Fine-Grain Pipeline Depth Controller,
Proceedings of the International Technical Conference on Circuits/Systems,Computers and Communications (2012/12).

Ko WATANABE,Takahiro SASAKI,Kazuhiko OHNO,Toshio KONDO:
Improvement of Writeback Mechanism of Variable Level Cache,
International Technical Conference on Circuits/Systems,Computers and Communications (2012/7).

Tomoyuki NAKABAYASHI,Takahiro SASAKI,Kazuhiko OHNO,Toshio KONDO:
Low Power Semi-static TSPC D-FFs Using Split-output Latch,
Proceedings of the International SoC Design Conference (2011/11).

Tomoyuki Nakabayashi,Takahiro Sasaki,Kazuhiko Ohno,Toshio Kondo:
Design and Evaluation of Variable Stages Pipeline Processor Chip,
Proceedings of the Asia and South Pacific Design Automation Conference 2000 (2011/1).

Tomoyuki Nakabayashi,Takahiro Sasaki,Kazuhiko Ohno,Toshio Kondo:
Design and Evaluation of Variable Stages Pipeline Processor Chip,
International Symposium on Information and Automation (2010/11).

Nobuyuki Matsubara,Takahiro Sasaki,Kazuhiko Ohno,Toshio Kondo:
Evaluation of Variable Level Cache,
International Symposium on Information and Automation (2010/11).

Takahiro SASAKI,Kazumasa NOMURA,Tomoyuki NAKABAYASHI,Kazuhiko OHNO,Toshio KONDO:
Fine Grain Controller for Variable Stages Pipeline Processor,
Proceedings of the International Technical Conference on Circuits/Systems, Computers and Communications (2010/7).

Kazuhiko Ohno,Masaki Matsumoto,Takahiro Sasaki,Toshio Kondo,Hiroshi Nakashima:
An Adaptive Scheduling Scheme for Large-Scale Workflows on Heterogeneous Environments,
Proceedings of the 21th IASTED International Conference on Parallel and Distributed Computing and Systems (2009/11).

Kazuhiko Ohno,Masaki Matsumoto,Satoshi Katano,Takahiro Sasaki,Toshio Kondo,Hiroshi Nakashima:
A Hybrid Scheduling Scheme for Large-scale Heterogeneous Environments,
Proceedings of the 20th IASTED International Conference on Parallel and Distributed Computing and Systems (2008/11).

Yusuke Sakaguchi,Kazuhiko Ohno,Takahiro Sasaki,Toshio Kondo,Hiroshi Nakashima:
A User-level Extension Scheme for a Task-Parallel Script Language,
Proceedings of the 19th IASTED International Conference on Parallel and Distributed Computing and Systems (2007/11).

Yuji Ichikawa,Takahiro Sasaki,Tetsuo Hironaka,Toshiaki Kitamura,Toshio Kondo:
Low Energy Consumption by a Variable Stages Pipeline Technique,
Proceedings of the International Technical Conference on Circuits/Systems, Computers and Communications (2004/7).

Tomohiro Inoue,Tetsuo Hironaka,Takahiro Sasaki,Seiji Fukae,Tetsushi Koide,Hans Jurgen Mattausch:
Proposition and Evaluation of a Bank based Multi-port Memory with Blocking Network,
Proceedings of the International Technical Conference on Circuits/Systems, Computers and Communications (2004/7).

Naoki Nishimura,Takahiro Sasaki,Tetsuo Hironaka:
Prototype Microprocessor LSI with Scheduling Support Hardware for Operating System on Multiprocessor System,
Proceedings of the Asia and South Pacific Design Automation Conference 2000 (2000/1).

Takahiro Sasaki,Tetsuo Hironaka,Naoki Nishimura,Seiji Fujino:
Microprocessor LSI with Scheduling Support Hardware for Operating System on Multiprocssor System,
Proceedings of The 6-th Asia Pacific Conference on cHip Design Languages (1999/9).

Takahiro Sasaki,Tsuyoshi Takayama,Tetsuo Hironaka,Seiji Fujino:
Performance Improvement of Thakore's Algorithm in Parallel Object-Oriented Databases,
Proceedings of 1999 International Symposium on Database, Web and Cooperative Systems, Vol.1 (1999/8).

====== 国内研究会（査読なし） ======
萱室高樹, 佐々木敬泰, 深澤 祐樹, 近藤 利夫:
マルチコアプロセッサの効率的な設計検証に向けたプロセッサシミュレータの並列化,
電子情報通信学会技術研究報告, Vol.117, No.278 (2017/11).

飯田 拓真, 近藤 利夫, 佐々木 敬泰, 深澤 祐樹:
近傍CUの動きベクトル分散を利用したPUインター予測モード高速決定法,
映像情報メディア学会技術報告, Vol.41, No.43 (2017/11).

鄭 侃, 近藤 利夫, 深澤 祐樹, 佐々木 敬泰:
空間特徴を用いた混合ガウス分布モデルによる背景モデルの構築,
電子情報通信学会技術研究報告, Vol.117, No.50 (2017/5).

鬼頭優人, 佐々木敬泰, 深澤祐樹, 近藤利夫:
Gem5を用いた分割領域動的管理キャッシュの実環境下における性能評価,
情報処理学会全国大会予稿集 (2017/3).

箕浦 祐貴 , 近藤 利夫 , 深澤 祐樹 , 佐々木 敬泰:
小範囲高効率探索機能を備えたSIMDデータパス向き動き検出アルゴリズム,
映像情報メディア学会技術報告, Vol.41, No.5 (2017/2).

水野篤，近藤利夫，深澤祐樹，佐々木敬泰:
エッジ保存型適応ラテラルフィルタ,
信学技報, Vol.IE2015-109, No.115 (2016/2).

武藤郡，佐々木敬泰，深澤祐樹，近藤利夫:
MIPSベースプロセッサのTLB機構の改良による高性能化,
信学技報, Vol.CPSY2015-78, No.115 (2015/12).

水野 篤,近藤 利夫,深澤 祐樹,佐々木 敬泰:
特徴量検出精度向上に対するバイラテラル拡張型エッジ保存フィルタの性能評価,
電気関係学会東海支部連合大会予稿集 (2015/9).

川島 弘晃,佐々木 敬泰,深澤 祐樹,近藤 利夫:
マルチバンク化と書込予測を用いた小面積レジスタファイルの提案,
情報処理学会研究報告, Vol.ARCH-216, No.3 (2015/8).

刀根舞歌，佐々木敬泰，深澤祐樹，近藤利夫:
可変レベルキャッシュのモード切り換えアルゴリズムの改良,
情報処理学会研究報告, Vol.ARC-216, No.39 (2015/8).

武藤 郡,佐々木 敬泰,深澤 祐樹,近藤 利夫:
スタンダードセルベース設計用のCAM型TLBの実装手法の提案,
情報処理学会研究報告, Vol.ARC-216, No.40 (2015/8).

西村 隆太郎,近藤 利夫,佐々木 敬泰,深澤 祐樹:
H.265/HEVC対応ブロックサイズ適応型拡大ダイヤモンド動き探索法,
電子情報通信学会技術報告, Vol.IE2015-38 (2015/6).

箕浦 祐貴,近藤 利夫,深澤 祐樹,佐々木 敬泰:
小範囲探索用SIMD命令を多用する高効率動き検出アルゴリズム,
電子情報通信学会技術報告, Vol.IE2015-39 (2015/6).

杉山 智之,佐々木 敬泰,近藤 利夫:
機器への組込み容易なソフトマクロプロセッサの開発,
電子情報通信学会技術報告, Vol.CPSY2014-168, No.506 (2015/3).

王 宝康,深澤 祐樹,近藤 利夫,佐々木 敬泰:
タイル，ライン両アクセス対応キャッシュメモリの提案,
電子情報通信学会技術報告, Vol.IE2014-46 (2014/10).

立野 篤, 西村 隆太郎,近藤 利夫,佐々木 敬泰,深澤祐樹:
非近傍点にサブサンプリング画像を用いる適応的拡大ダイヤモンド探索,
電子情報通信学会技術報告, Vol.IE2014-49 (2014/10).

渡邊 敬太,箕浦 祐貴,深澤 祐樹,近藤 利夫,佐々木敬泰:
高効率動き探索処理のためのSIMDデータパス構成法,
電子情報通信学会技術報告, Vol.IE2014-50 (2014/10).

瀬戸 勇介,中林 智之,佐々木 敬泰,近藤 利夫:
ハードウェアスケジューラを用いたリアルタイムマルチコアプロセッサの省電力化,
第15回 組込みシステム技術に関するサマーワークショップ予行集 (2013/8).

三好 聖二,中林 智之,佐々木 敬泰,近藤 利夫:
FabScalarを用いた可変段数パイプライン構造を有するスーパースカラコアの詳細設計,
電子情報通信学会技術報告, Vol.CPSY-113, No.169 (2013/7).

松本 真樹,大野 和彦,佐々木 泰敬,近藤 利夫:
大規模な実ワークフローを想定した再帰的適応型スケジューリング手法の提案と評価,
プログラミング研究発表会 (2012/8).

仲 貴幸,大野 和彦,松本 真樹,佐々木 敬泰,近藤 利夫:
階層型MegaScriptランタイムの通信方式,
研究報告ハイパフォーマンスコンピューティング（HPC), Vol.2012-HPC-135, No.1 (2012/8).

渡部 功,佐々木 敬泰,大野 和彦,近藤 利夫:
三段階対応の可変レベルキャッシュのマルチスレッドアプリケーションを用いた評価,
研究報告計算機アーキテクチャ(ARC), Vol.2012-ARC-201, No.12 (2012/8).

瀬戸 勇介,佐々木 敬泰,大野 和彦,近藤 利夫:
ヘテロジニアスマルチプロセッサ環境を対象としたAMBAバスフレームワークの設計と評価,
研究報告計算機アーキテクチャ(ARC), Vol.2012-ARC-201, No.27 (2012/8).

渡部 功,佐々木 敬泰,大野 和彦,近藤 利夫:
NUALキャッシュの改良と可変レベルキャッシュへの適用,
先進的計算基盤システムシンポジウム (2012/5).

道浦 悌,大野 和彦,松本 真樹,佐々木 敬泰,近藤 利夫:
GPGPUにおけるデータ転送を自動化するMESI-CUDAの提案,
先進的計算基盤システムシンポジウム (2012/5).

中林 智之,佐々木 敬泰,Eric Rotenberg,大野 和彦,近藤 利夫:
FabScalarのAlpha 21264命令セット対応とマルチプロセッサ環境フレームワークの構築,
先進的計算基盤システムシンポジウム (2012/5).

鈴木 康平,松本 真樹,大野 和彦,佐々木 敬泰,近藤 利夫:
MegaScript処理系におけるスケジューラライブラリの設計,
先進的計算基盤システムシンポジウム (2012/5).

増田 崇,三田 明宏,松本 真樹,大野 和彦,佐々木 敬泰,近藤利夫:
MegaScriptにおける多次元タスク配列の設計と実装,
先進的計算基盤システムシンポジウム (2012/5).

松本 真樹,大野 和彦,佐々木 敬泰,近藤 利夫:
自動でテストパターンを生成する単体テスト環境の構想,
先進的計算基盤システムシンポジウム (2012/5).

中村 仁,中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
細粒度モード切換コントローラを用いた可変パイプライン段数プロセッサのチップ試作と評価,
先進的計算基盤システムシンポジウム (2012/5).

田中 将輝,佐々木敬泰,中林 智之,大野 和彦,近藤 利夫:
可変パイプライン段数アーキテクチャへのパワーゲーティング適用による低消費エネルギー効果の評価,
電子情報通信学会技術報告, Vol.CPSY2011-45 (2011/11).

島田 俊宏,近藤 利夫,大野 和彦,佐々木 敬泰:
探索範囲拡大時にクロス探索を用いるスーパーブロック単位の高効率4画素精度探索法,
電気関係学会東海支部連合大会予稿集 (2011/9).

城田 幸利,佐々木 敬泰,中林 智之,大野 和彦,近藤 利夫:
可変レベルキャッシュ用切換コントローラの詳細設計と評価,
電気関係学会東海支部連合大会予稿集 (2011/9).

田中 将輝,佐々木 敬泰,中林 智之,大野 和彦,近藤 利夫:
可変パイプライン段数アーキテクチャにおける分岐予測器へのパワーゲーティング適用,
電気関係学会東海支部連合大会予稿集 (2011/9).

中村 佳史,佐々木 敬泰,大野 和彦,近藤 利夫:
動き探索処理向け高並列SAD演算命令の提案,
電気関係学会東海支部連合大会予稿集 (2011/9).

友永 大貴,近藤 利夫,佐々木 敬泰,大野 和彦:
超高精細動画像動き検出用参照画像メモリの低電力化,
電気関係学会東海支部連合大会予稿集 (2011/9).

韓 楊,近藤 利夫,佐々木 敬泰,大野 和彦:
SIFT特徴量抽出に対応するSIMDプロセッサ構成,
電気関係学会東海支部連合大会予稿集 (2011/9).

仲 貴幸,松本 真樹,大野 和彦,佐々木 敬泰,近藤 利夫:
MegaScript処理系における階層型通信方式の提案,
電気関係学会東海支部連合大会予稿集 (2011/9).

中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
インオーダ・パイプラインに適した可変パイプライン段数プロセッサ制御機構の実装と評価,
情報処理学会研究報告, Vol.2011-ARC-196, No.15 (2011/7).

中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
Split-output Latchを用いたSemi-static TSPC DFFの提案と評価,
電子情報通信学会技術報告, Vol.VLD2010-125 (2011/3).

松原 伸幸,佐々木 敬泰,大野 和彦,近藤 利夫:
高性能かつ低消費電力を実現する可変レベルキャッシュのモード切替アルゴリズムの改良と評価,
電子情報通信学会技術報告, Vol.CPSY2010-29 (2010/12).

野村 和正,佐々木 敬泰,大野 和彦,近藤 利夫:
可変パイプライン段数プロセッサのためのメモリアクセスに着目した細粒度なモード切換えコントローラ,
電子情報通信学会技術報告, Vol.CPSY2010-30 (2010/12).

中林 智之,佐々木敬泰,大野 和彦,近藤 利夫:
可変段数パイプラインプロセッサのチップ試作と評価,
情報処理学会研究報告, Vol.2010-ARC-190, No.22 (2010/8).

城田 幸利,佐々木敬泰,大野 和彦,近藤 利夫:
可変レベルキャッシュ用モード切替え手法のマルチコア環境への適用と評価,
情報処理学会研究報告, Vol.2010-ARC-190, No.12 (2010/8).

松本 真樹,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
大規模ワークフローを対象とする動的スケジューリング手法における静的情報の利用,
情報処理学会研究報告, Vol.2010-HPC-126, No.6 (2010/8).

松本 真樹,片野 聡,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
非均質環境における選択型スケジューリング手法,
 (2009/8).

松下 圭吾,谷口 和也,松本 真樹,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
並列デバッガにおける情報視覚化手法,
情報処理学会研究会 (2009/8).

中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
VSPプロセッサ用パイプラインレジスタ（LDS-cell）の低電力化手法の提案と評価,
情報処理学会研究会, Vol.2009-ARC-184 (2009/8).

中林 智之,佐々木 敬泰,大野 和彦,近藤 利夫:
可変段数パイプラインアーキテクチャ(VSP)の更なる低消費電力化手法の提案とLSI設計,
電子情報通信学会技術研究報告, Vol.CPSY2008-34 (2008/10).

谷口 和也,松本 真樹,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
モデル図とコードを併用する大規模並列プログラミングの支援環境,
情報処理学会研究会 (2008/8).

松本 真樹,片野 聡,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
ヘテロな大規模並列環境の階層型タスクスケジューリングの提案と評価,
情報処理学会研究会 (2008/8).

秋田 直己,佐々木 敬泰,大野 和彦,近藤 利夫:
高性能と低消費電力を両立する可変パイプライン構造の再構成デバイスへの適用,
情報処理学会研究報告, Vol.2008-ARC-179 (2008/8).

野村 和正,佐々木 敬泰,大野 和彦,近藤 利夫:
可変パイプライン段数プロセッサの段数切替えスケジューラの設計と評価,
情報処理学会研究報告, Vol.2008-ARC-179 (2008/8).

大野 和彦,張 鉄群,佐々木 敬泰,近藤 利夫,中島 浩:
配列の縮退表現による大規模並列タスクネットワークの実装効率化,
情報処理学会第70回全国大会論文集 (2008/3).

片野 智健,上念 三郎,佐々木 敬泰,大野 和彦,近藤 利夫:
拡張テンプレート動き検出用4画素精度ビット切り詰め型探索ユニットの設計,
電子情報通信学会技術研究報告, Vol.ICD2007-120, No.138 (2007/12).

山本 貴也,近藤 利夫,佐々木 敬泰,大野 和彦:
リフレッシュピクチャの冗長符号化による低遅延動画像符号化のH.264への適用性,
電子情報通信学会技術研究報告, Vol.IE2007, No.116 (2007/12).

恩賀 琢也,佐々木 敬泰,大野 和彦,近藤 利夫:
可変レベルキャッシュの書き戻しペナルティ軽減手法の提案,
情報処理学会研究報告, Vol.2007-ARC-175 (2007/11).

秋田 直己,佐々木 敬泰,大野 和彦,近藤 利夫:
VSP (Variable Stages Pipeline) の低消費電力、高性能化,
情報処理学会研究報告, Vol.2007-ARC-174 (2007/8).

恩賀 琢也,佐々木 敬泰,大野 和彦,近藤 利夫:
キャッシュ階層動的切り替えによる低消費電力化,
情報処理学会研究報告, Vol.2007-ARC-174 (2007/8).

片野 聡,森 英一郎,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
不均質環境におけるタスクネットワークの静的スケジューリング手法,
情報処理学会研究報告, Vol.2007-HPC-111 (2007/8).

谷口 和也,松本 真樹,佐々木 敬泰,大野 和彦,近藤 利夫,中島 浩:
タスク並列スクリプト言語のビジュアル開発環境の構築,
情報処理学会研究報告, Vol.2007-HPC-111 (2007/8).

伊賀 崇幸,佐々木 敬泰,大野 和彦,近藤 利夫:
中粒度並列処理用ハードウェア同期機構の提案,
情報処理学会研究報告, Vol.2006-ARC-170 (2006/11).

大原 一輝,佐々木 敬泰,大野 和彦,近藤 利夫:
ハードウェアスケジューラによるLinux上での近細粒度並列処理の高速化,
情報処理学会研究報告, Vol.2006-ARC-170 (2006/11).

田村 重喜,弘中 哲夫,佐々木 敬泰:
IP開発ツール設計に於けるシステム設計から機器開発での問題点と対策,
電気学会研究会資料 電子回路研究会2006, Vol.110 (2006/11).

片野 聡,森英 一郎,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
タスクネットワークの解析情報を用いたスケジューリング手法,
情報処理学会研究報告, Vol.2006-HPC-87 (2006/7).

小林 仁,平松 高浩,佐々木 敬泰,近藤 利夫:
拡張テンプレートを複数併用するHDTV用4画素精度動きベクトル検出器の構成,
情報処理学会研究報告, Vol.2005-SLDM-102 (2005/10).

阪口 裕輔,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
タスク並列スクリプト言語処理系におけるユーザレベルの機能拡張を可能とする機構,
情報処理学会研究報告, Vol.2005-HPC-81 (2005/8).

高木 祐志,西川 雄彦,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
効率の良い広域分散対応のタスク並列スクリプト言語の実現,
情報処理学会研究報告 (2005/8).

辻 拓郎,佐々木 敬泰,市川 裕二,弘中 哲夫,近藤 利夫:
可変パイプライン構造による低消費電力技術を用いた浮動小数点演算器の実装および評価,
情報処理学会研究報告, Vol.2005-ARC-164 (2005/8).

近藤 利夫,小林 仁,平松 高浩,佐々木 敬泰,大野 和彦:
照合用拡張テンプレートを複数併用する階層型動き検出,
電子情報通信学会総合大会講演論文集 (2005/3).

小林 仁,平松 高浩,佐々木 敬泰,大野 和彦,近藤 利夫:
拡張テンプレートを複数併用するHDTV用4画素精度動き検出器の構成,
電子情報通信学会総合大会講演論文集 (2005/3).

森英 一郎,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
タスクネットワークの形状に基づく並列スクリプト言語のスケジューラ,
情報処理学会研究報告, Vol.2004-HPC-100 (2004/12).

橋本 健太郎,佐々木 敬泰,大野 和彦,近藤 利夫:
テレビ映像に入るパルスノイズの実時間除去手法,
第3回情報科学技術フォーラム (FIT2004) (2004/9).

奥野 剛,近藤 利夫,大野 和彦,佐々木 敬泰:
リフレッシュピクチャの分割送信による動画像符号化の遅延低減,
第3回情報科学技術フォーラム (FIT2004) (2004/9).

間宮 靖裕,近藤 利夫,大野 和彦,佐々木 敬泰:
適応的なフィルタリングを用いた画像の性質にロバストな動き探索,
第3回情報科学技術フォーラム (2004/9).

宮前 元紀,近藤 利夫,大野 和彦,佐々木 敬泰:
段階的探索開始位置決定による螺旋状動き探索の高効率化,
第3回情報科学技術フォーラム (FIT2004) (2004/9).

市川 裕二,佐々木 敬泰,弘中 哲夫,北村 俊明,近藤 利夫:
可変パイプライン手法によるプロトタイプ低消費エネルギープロセッサの設計,
電子情報通信学会技術報告, Vol.CPSY2004-21, No.241 (2004/8).

阪口 裕輔,大野 和彦,佐々木 敬泰,近藤 利夫,中島 浩:
タスク並列スクリプト言語におけるストリーム通信の改良,
情報処理学会研究報告, Vol.2004-HPC-99 (2004/7).

大野 和彦,森 英一郎,佐々木 敬泰,近藤 利夫,中島 浩:
メタ情報に基づくタスク並列スクリプト言語のスケジューラ,
情報処理学会研究報告, Vol.2004-HPC-99 (2004/7).

井上 智宏,弘中 哲夫,佐々木 敬泰,小出 哲士,マタウッシュ ハンス ユルゲン:
閉塞網を用いたバンクベース多ポートメモリの構成と回路規模評価,
情報処理学会研究報告, Vol.2003-SLDM-120 (2003/11).

田代 誠,佐々木 敬泰,大野 和彦,近藤 利夫:
H.264用分数画素精度動き探索器の設計,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

奥野 剛,佐々木 敬泰,大野 和彦,近藤 利夫:
リフレッシュピクチャ符号分割送出型低遅延動画像符号化方式,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

馬 瑞強,佐々木 敬泰,大野 和彦,近藤 利夫:
動き探索量低減によるTV映像ノイズ欠損部修復処理の高速化,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

橋本 健太郎,佐々木 敬泰,大野 和彦,近藤 利夫:
アナログテレビ映像の実時間ノイズ修復,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

間宮 靖裕,近藤 利夫,大野 和彦,佐々木 敬泰:
動き探索対象画像の輝度値変化にロバストなブロックマッチング手法の提案,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

宮前 元紀,佐々木 敬泰,大野 和彦,近藤 利夫:
螺旋状動き探索の演算量を最小化する動き探索開始位置選択手法,
平成15年度電気関係学会東海支部連合大会講演論文集 (2003/10).

鈴木 圭介,井上 智宏,佐々木 敬泰,谷川 一哉,弘中 哲夫,北村 俊明:
汎用システム評価環境MPEを用いた検証・評価,
Proceedings of FPGA/PLD Conference 2004 (2003/1).

弘中 哲夫,佐々木 敬泰,西村 直己:
MIPS R3000互換命令セットを持つソフトコアプロセッサとその利用例,
電子情報通信学会技術研究報告 ICD2002-158, Vol.102, No.477 (2002/11).

井上 智宏,佐々木 敬泰,弘中 哲夫,小出 哲士,マタウシュ ハンスユルゲン:
LSI化向け小面積多バンクメモリに関する考察,
電子情報通信学会技術報告 回路とシステム, Vol.102, No.161 (2002/6).

三宅 篤,佐々木 敬泰,弘中 哲夫,吉田 典可:
マルチプロセッサ環境の動作検証を行うための評価基板MPEボードの詳細設計,
FPGA/PLD Design Conference論文集 (2002/1).

小谷 和久,三宅 篤,佐々木 敬泰,弘中 哲夫:
MIPS R3000+SSH環境へのOpenMPライブラリの移植とOpenMPによる並列プログラムの性能評価,
2001年IEEE広島学生シンポジウム論文集 (2001/1).

三宅 篤,佐々木 敬泰,西村 直己,弘中 哲夫,吉田 典可:
マルチプロセッサ環境の動作検証を行うための評価基板MPEボードの仕様,
2001年IEEE広島学生シンポジウム論文集 (2001/1).

佐々木 敬泰,西村 直己,弘中 哲夫,吉田 典可:
マルチプロセッサ・システムに於けるスケジューリング支援ハードウェアのシミュレーション評価,
情報処理学会研究報告 計算機アーキテクチャ研究報告, Vol.2000, No.74 (2000/8).

栗田 善治,佐々木 敬泰,弘中 哲夫:
グループ管理能力を持つマルチプロセッサ用バリア型同期機構の評価,
2000年IEEE広島学生シンポジウム論文集 (2000/1).

西村 直己,佐々木 敬泰,木山 真人,弘中 哲夫,藤野 清次:
スケジューリング支援ハードウェアとその評価環境の構築,
第3回システムLSI琵琶湖ワークショップ講演資料集およびポスター資料集 (1999/11).

佐々木 敬泰,弘中 哲夫:
スケジューリング支援ハードウェアを混載したマルチプロセッサ・システム,
電気・情報関連学会中国支部第50回連合大会講演論文集 (1999/10).

西村 直己,佐々木 敬泰,木山 真人,弘中 哲夫,藤野 清次:
マルチプロセッサ・システムに於けるスケジューリング支援ハードウェア,
電子情報通信学会技術報告 CPSY99-57, Vol.99, No.251 (1999/8).

佐伯 賢治,佐々木 敬泰,弘中 哲夫,藤野 清次:
マルチプロセッサシステムのシミュレーション環境の構築,
情報処理学会第58回全国大会講演論文集 (1999/3).

佐々木 敬泰,高山 毅,弘中 哲夫,藤野 清次:
並列オブジェクト指向データベースにおけるThakoreのアルゴリズムのマルチトランザクション環境下での適用,
並列処理シンポジウム JSPP'98論文集, Vol.98, No.7 (1998/6).

佐々木 敬泰,高山 毅,弘中 哲夫,藤野 清次:
投機的実行を用いたデータベース処理〜マルチトランザクション環境下での高速化〜,
情報処理学会研究報告 計算機アーキテクチャ研究報告, Vol.97, No.76 (1997/8).

土江 竜雄,佐々木 敬泰,弘中 哲夫,児島 彰:
教育研究用スーパスカラ・プロセッサ・シミュレータMikageの概要,
情報処理学会研究報告 計算機アーキテクチャ研究報告, Vol.96, No.80 (1996/8).

佐々木 敬泰,土江 竜雄,弘中 哲夫,児島 彰:
スーパスカラ・プロセッサ用データ・キャッシュの実現方式の検討,
情報処理学会研究報告 計算機アーキテクチャ研究報告, Vol.96, No.80 (1996/8).
佐々木研究室

ユーザ用ツール

サイト用ツール

ページ用ツール
